verilog語法 在 Re: [問題]請教Verilog 語法- 看板Electronics - 批踢踢實業坊 的評價 conditionality指的是if else。if else才是condition statement, for是loop statement。 所以你必需對if、else的block命名。 ... <看更多>