交大光電所劉柏村特聘教授分享其研發多年之「超臨界流體技術：氣液態共存態」，此技術可應用於前瞻單晶堆疊三維積體電路（Monolithic 3D IC）製程、平面顯示薄膜電晶體陣列（TFT array）製程，以及軟性電子與薄膜元件製程技術，其特色為低溫（小於200℃）製程，可應用於各式軟性或硬式基板製程。
此外，劉教授研發之「鍺次氧化物移除方法」專利亦為一種應用超臨界流體於鍺基金氧半場效電晶體元件之製程技術，可提升鍺半導體通道表面的品質，有效降低鍺基金氧半場效電晶體元件的閘極漏電流。
劉柏村特聘教授研發之「半導體元件製造方法」專利技術，應用微波退火技術於非晶態金屬氧化物半導體製程中，可以有效提升氧化物薄膜電晶體元件的效能與電性可靠度。
閘極漏電流 在 [問題] MOS 漏電流觀念問題- 看板Electronics - 批踢踢實業坊 的美食出口停車場
過去電子學沒有學得很好
想請問懂電子學的人可以指證我這想法是否有誤
以MOS為例，
1.當漏電流(subthreshold current)產生時，是因為MOS不導通，
D端和S端的電壓差造成漏電流。
2.當漏電流(gate-oxide current)產生時，是因為氧化層太薄，當MOS導通時
會產生閘極漏電流(Igd,Igs,Igb)
總結:MOS導通=>Igate，MOS不導通=>Isub
以上的觀念是否有誤呢??
--
推 weltschmerz:超可愛，快轉可愛版 02/25 08:32
→ l1l1l1l1:可愛版是什麼鬼?不會真有這種版吧? 02/25 09:20
※ l1l1l1l1:轉錄至看板 cute 02/25 12:18
推 l1l1l1l1:幹,還真的有這種版 02/25 12:18
推 ntitgavin:那是中國科技大學版 02/25 12:41
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 1.172.188.42
想先釐清就以總結的那樣想法去做Body-bias會不會有問題?
而我的想法是說 Pull-down 的NMOS(Standard Vth)在不導通的時候維持Standard vth
在導通的時候，Body給予一個正電壓使得Vth下降，可以讓 pull-down 速度更快
那這樣的方式有沒有誤呢
※ 編輯: bbogod 來自: 1.172.188.42 (03/22 01:02)
依照我這樣說的方式加入body-bias機制，應該會得到1.速度加快 2.漏電流可能會增加
但我模擬出來的數據卻不是我說的這樣@@"所以我才懷疑是不是我觀念哪邊有誤
※ 編輯: bbogod 來自: 1.172.188.42 (03/22 01:36)
... <看更多>