d型正反器電路 在 コバにゃんチャンネル Youtube 的最佳解答
d型正反器電路 在 高中數位邏輯_正反器_PART D D型正反器_朱洪福- YouTube 的美食出口停車場
Try YouTube Kids ·. · 高中數位邏輯_ 正反器 _PART E J-K正反器 -1_朱洪福 · 高中數位邏輯_ 正反器 _PART C R-S 正反器 _朱洪福 · 高中數位邏輯_組合邏輯 電路 的 ... ... <看更多>
d型正反器電路 在 Honda 高雄重機維修分享(爛) 8/25 更新- Mobile01 的美食出口停車場
約3周陣雨完後在8/21騎乘開始出現上述a, b, c, d狀況, 本人下雨天不騎車, ... 並驅車前往認識車行開始檢查電路, 後發現用手拍打Keyless下方護蓋可正常 ... ... <看更多>
d型正反器電路 在 Re: [理工] [邏設] JK正反器與T正反器的設計- 看板Grad-ProbAsk 的美食出口停車場
※ 引述《eva123eva (龍)》之銘言：
: 最近寫到正反器的題目就一整個不一知道怎下筆
: 希望各位先進可以提點一下...
: (一)
: 使用三個JK正反器設計偶數倒數計數器電路，倒數順序如下：
: 000→110→100→010→000
: (二)
: 是以兩個T正反器T1跟T0設計電路可以輸出：
: 00→01→10→00
---
看到這類計數器的問題
它本身可以把 output 視為各個 state 的 logic representation
會跳過 state table 和 state assignment 的步驟
相對上實現邏輯電路會比較容易
然後這類的 sequential logic design
首先你應該要會自己推導出以下的 table：
Q → Q+│J K │S R │D │T
────┼──┼──┼─┼─
0 → 0 │0 X │0 X │0 │1
0 → 1 │1 X │1 0 │1 │0
1 → 0 │X 1 │0 1 │0 │1
1 → 1 │X 0 │X 0 │1 │0
Table 1: truth table about register
這個表示在跟你說你用不同的 register
其 input 為何
會使得 output 的 logic 會如此變化
有了這張表
你就可以利用此 table 來描述 in/out 間的關係
再用 K-map 化簡電路
(一)
present state│next state│FF3 in│FF2 in│FF1 in
───────┼─────┼───┼───┼────
Q2 Q1 Q0 │ Q2 Q1 Q0 │J2 K2│J1 K1│J0 K0
───────┼─────┼───┼───┼────
0 0 0 │ 1 1 0 │ 1 X│ 1 X│ 0 X
0 0 1 │ X X X │ X X│ X X│ X X
0 1 0 │ 0 0 0 │ 0 X│ X 1│ 0 X
0 1 1 │ X X X │ X X│ X X│ X X
1 0 0 │ 0 1 0 │ X 1│ 1 X│ 0 X
1 0 1 │ X X X │ X X│ X X│ X X
1 1 0 │ 1 0 0 │ X 0│ X 1│ 0 X
1 1 1 │ X X X │ X X│ X X│ X X
最後可以得到 ＿
J2 = K2 = Q1
J1 = K1 = 1
J0 = 0 , K0 = 1 (not unique)
其邏輯電路圖如下:
┌──────────────────── Q0
│
│
gnd ─┐ │ ┌──────────── Q1
│┌───┐│ ┌───┐│ ┌───┐
││ ││ │ │││╲ │ │
└┤J0 Q0├┘ ┌┤J1 Q1├┴┤ Ｏ─┬┤J2 Q2├── Q2
│ │ ││ │ │╱ ││ │
┌┤K0 │ ├┤K1 │ └┤K2 │
││ │ ││ │ │ │
│└───┘ │└───┘ └───┘
Vdd ─┴───────┘
clock trigger 符號及線路我就不畫了 XD
第(二)題可以自己手動做看看
Note: Q2 為 MSB , Q0 為 LSB
----
話說我很久沒碰 Digic Logic Design
若哪裡有錯或 table 哪裡有打錯煩請指正一下
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.64.93.41
... <看更多>